Дипломная работа (ВКР) - бакалавр, специалист на тему Моделирование 4х-разрядного сумматора двоичных чисел

Содержание:

Содержание

Введение.......................................................................................................... 9

1 Обзор информационных
источников........................................... 11

1.1 Основные
теоретические сведения о двоичных одноразрядных и многоразрядных сумматорах...................................................................................................... 11

1.1.1 Базовые
логические элементы.............................................................. 11

1.1.2 Построение
двоичного одноразрядного сумматора.............................. 13

1.1.3 Построение
двоичного многоразрядного сумматора............................ 15

1.2 Постановка задачи
разработки................................................................... 16

2 Выбор среды
моделирования............................................................ 18

2.1 САПР Electronic
Workbench....................................................................... 19

2.2 САПР NI Multisim...................................................................................... 20

2.3 САПР Proteus.............................................................................................. 21

2.4 САПР MicroCap.......................................................................................... 22

3 Разработка и
моделирование схем............................................... 30

3.1 Разработка и
моделирование принципиальной схемы одноразрядного полусумматора двоичных чисел...................................................................... 30

3.2 Разработка и
моделирование принципиальной схемы полного сумматора двоичных чисел................................................................................................................ 31

3.3 Разработка и
моделирование принципиальной схемы четырёхразрядного сумматора двоичных чисел............................................................................................... 33

4 Конструирование
печатных плат.................................................. 41

4.1  Описание конструкции и технологии
производства устройства............... 41

4.2 Описание САПР......................................................................................... 42

4.3 Выбор элементной
базы............................................................................. 44

4.4 Плата полусумматора................................................................................. 46

4.5 Плата полного
сумматора.......................................................................... 48

4.6 Плата четырёхразрядного
сумматора......................................................... 50

5 Безопасность
жизнедеятельности................................................ 53

5.1 Характеристика
условий применения разработки..................................... 53

5.2 Требования техники
безопасности при изготовлении устройства............. 53

5.3 Методы снижения
риска опасности........................................................... 59

5.4Утилизация
устройства............................................................................... 59

5.5 Выводы по разделу..................................................................................... 61

Заключение.................................................................................................. 62

Список использованных
источников............................................ 64

Приложения................................................................................................. 65

Введение:

Тема данной выпускной квалификационной работы была выбрана в
связи с большим интересом, проявленным
к изучению блоков полезного оборудования от компьютера. Поэтому было решено
изучить структуру чеырехразрядного двоичного сумматора и создать компьютерную
модель, иллюстрирующую его использование в компьютере.

Для начала обратимся к определению слова «сумматор»:

Сумматором называют устройство, которое выполняет сложение
цифровых кодов двух чисел. Сумматоры являются частью арифметического устройства
(АУ). Кроме того, АУ включает в себя устройства умножения и деления цифровых
кодов.

По принятой в ЭВМ системе счисления и кодирования сумматоры
делятся на двоичные, десятичные, двоично-десятичные и др. По способу
организации суммирования сумматоры могут быть комбинационные, в которых
результат суммирования не запоминается, и накапливающие (с запоминанием
результата суммирования). По способу выполнения операций сумматоры
подразделяются на последовательные, параллельные и
параллельно-последовательные. В последовательных сумматорах суммирование
осуществляется последовательно от младших разрядов к старшим, а в параллельных
суммирование одноименных разрядов происходит одновременно. В
параллельно-последовательных сумматорах суммируемые многоразрядные числа
разбиваются на группы, в которых производится параллельное поразрядное
суммирование, а полученные при этом частичные суммы складываются
последовательно.

Данная тема также является актуальной в связи с объективной
сложностью для изучения.

Практическое значение работы заключается в том, что она
может быть использована студентами при изучении раздела «Цифровые устройства и
микропроцессоры», а также в профильных группах по информатике в 11 классе
при изучении курса «Логические элементы компьютера».

Целью научного исследования является создание и исследование
модели, максимально полно иллюстрирующей принцип работы устройства сумматора в
процессоре компьютера.

Задачами ВКР являются:

- изучение подобранной литературы по некоторым разделам
алгебры логики;

- изучение литературы по логическим элементам компьютера;

- построение компьютерной модели в среде
объектно-ориентированного программирования MicroCap;

- проведение компьютерного эксперимента;

- анализ полученных результатов и проведение (при
необходимости) корректировки модели;

- оформление отчета о проделанной работе;

- составление презентации результатов исследования в
бумажной и электронной формах.

При написании выпускной квалификационной работы используются
теоретические методы научного исследования: анализ литературы, обобщение
информации, ее интерпретация. Путем рассуждений формулируются соответствующие
выводы.

Главным результатом, который планируется получить, будет
являться работающая компьютерная модель сумматора, а также письменный отчет о
проделанной работе.

Заключение:

Настоящая
выпускная квалификационная работа посвящёна разработке и машинному моделированию  цифровых 
устройств  –  полусумматора двоичных чисел, полного
сумматора двоичных чисел и основанного на их базе 4х-разрядного сумматора
двоичных чисел.

При
работе над выпускной квалификационной работой были проанализированы основные теоретические сведения
о двоичных одноразрядных и многоразрядных сумматорах с обзором базовых
логических функций и элементов.

Синтез
перечисленных видов цифровых  устройства
был выполнен на  базе  элементов 
цифровой  логики.  Причем синтез последующих устройств
производился с использованием уже разработанных схем.

В
работе также выполнен обзор возможных сред моделирования с указанием
особенностей каждого из перечисленных программных средств. Особенности
моделирования схем в выбранном САПР MicroCap представлены в проекте.

Выполнены
исходные данные (технические требования):

1. Синтез
принципиальных схем одноразразрядного полусумматора и полного одноразрядного
сумматора с индикаторами на выходных основных блоков;

2. Синтез
принципиальных схемы четырёхразрядного сумматора двоичных чисел с индикаторами
на выходах его основных блоков;

3. Амплитуды
подаваемых импульсов 5 В.

Синтез перечисленных видов цифровых устройства был выполнен
на базе элементов цифровой логики. Причем синтез последующих устройств производился
с использованием уже разработанных схем. В
работе также выполнен обзор возможных сред моделирования с указанием
особенностей каждого из перечисленных программных средств.

Особенности моделирования схем в
выбранном САПР MicroCap представлены в проекте.

Выполненное 
в  процессе  работы 
над  проектом  машинное моделирования  работы 
спроектированных  устройств  средствами выбранного специализированного
программного обеспечения показало правильность выполненных  расчётов 
и  выбранных  технических 
решений.

Синтезированные
модели продемонстрировали свою работоспособность.

Конструкторская  разработка 
устройства,  выполненная  в соответствующем  разделе 
проекта,  продемонстрировала  возможность реализации  разработанных 
устройства  в  виде 
малогабаритных  макетов,
пригодных  для  использования 
в  лабораторной  практике 
в  качестве  учебного пособия при организации учебного
процесса.

При  работе 
над  проектом  широко 
применялись  программные
средства  машинного  моделирования 
и  автоматизированного
проектирования.  Их  использование 
позволило  сделать  вывод 
о целесообразности и прогрессивности такого подхода к проектированию
радиоэлектронных технических средств.

Кроме  того, 
была  выполнена  разработка 
мероприятий  по обеспечению  безопасности 
жизнедеятельности  при  проектировании радиоэлектронного  оборудования 
с  применение  средств 
электронно-вычислительной техники.

Выполненные  при 
проектировании  компьютерные  модели устройств могут быть использованы для
проведения лабораторных работ по 
дисциплинам  «Цифровые  устройства 
и  микропроцессоры»,
«Дискретная  и  цифровая 
обработка сообщений»  для  студентов 
радиотехнических специальностей высших учебных заведений.

Фрагмент текста работы:

1
Обзор информационных источников

1.1
Основные теоретические сведения о двоичных одноразрядных и многоразрядных
сумматорах

1.1.1
Базовые логические элементы

Работа устройств компьютера основана на принципах алгебры
логики. В алгебре логики существует множество логических операций, но базовые
логические элементы компьютера реализуют только три базовые логические
операции: логическое умножение, логическое сложение и логическое отрицание.
Любая другая логическая операция может быть представлена в виде комбинации трех
базовых, поэтому любые устройства компьютера, производящие обработку или
хранение информации (например, сумматор в процессоре, ячейки памяти в оперативной
памяти) могут быть собраны из базовых логических элементов.

Базовые логические элементы могут реализовать три базовые
логические операции:

- логический элемент «И» (конъюнктор) – логическое
умножение;

- логический элемент «ИЛИ» (дизъюнктор) – логическое
сложение;

- логический элемент «НЕ» (инвертор) – инверсия.

Эти логические элементы работают с сигналами, которые
являются электрическими импульсами. Есть импульс – логическое значение сигнала
равно 1, если нет импульса – логическое значение сигнала равно 0. На вход
логического элемента поступают сигналы-аргументы, над которыми будет выполнена
операция заданного логического элемента, на выходе получается сигнал-функция –
результат логического выражения.

Рассмотрим базовые операции:

1) Операция дизъюнкции – операция логического
сложения, иначе операция ИЛИ. Аналитически операция дизъюнкции